设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包

1 ... 12 13 14 151617 18 19 20 ... 40 / 40 页下一页

返回列表发新帖

楼主: 北斗

spi协议verilog hdl程序包

发表于 2009-4-27 15:38:12 | 显示全部楼层

good, seesee

回复支持反对

发表于 2009-4-28 20:38:40 | 显示全部楼层

正需要

正在做。参考一下

回复支持反对

发表于 2009-4-28 21:15:38 | 显示全部楼层

多谢！！！！！！！！！

回复支持反对

发表于 2009-4-29 15:16:59 | 显示全部楼层

thanks~~

回复支持反对

发表于 2009-5-2 13:26:11 | 显示全部楼层

回复支持反对

发表于 2009-5-5 00:43:43 | 显示全部楼层

谢谢，正需要中

回复支持反对

发表于 2009-5-13 14:16:29 | 显示全部楼层

3ks

verilog 学习中

回复支持反对

发表于 2009-5-16 16:10:22 | 显示全部楼层

kdfalkdfad

回复支持反对

发表于 2009-5-16 16:11:19 | 显示全部楼层

thanks

登录/注册后可看大图

回复支持反对

发表于 2009-5-21 12:20:12 | 显示全部楼层

参考一下

回复支持反对

1 ... 12 13 14 151617 18 19 20 ... 40 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 20:56 , Processed in 0.089115 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表