设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › IC数字前端设计经典书

1 ... 50 51 52 535455 56 57 58 ... 59 / 59 页下一页

返回列表发新帖

楼主: fancyher

IC数字前端设计经典书

发表于 2011-1-14 12:29:34 | 显示全部楼层

eetop.cn_abbr_, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part2.rar

回复支持反对

发表于 2011-1-14 12:41:16 | 显示全部楼层

草！什么鸡巴资料，下了半天下完后还解压报错，日！！！！

回复支持反对

发表于 2011-2-18 20:13:07 | 显示全部楼层

您这个分的够多的了

回复支持反对

发表于 2011-2-20 11:08:15 | 显示全部楼层

good book!

回复支持反对

发表于 2011-2-26 21:28:10 | 显示全部楼层

zhichi

回复支持反对

发表于 2011-2-26 21:30:07 | 显示全部楼层

haotie

回复支持反对

发表于 2011-2-26 22:24:49 | 显示全部楼层

我也想学前端设计，。。。

回复支持反对

发表于 2011-2-26 22:28:09 | 显示全部楼层

謝謝大大無私的分享

回复支持反对

发表于 2011-2-26 22:29:07 | 显示全部楼层

赞楼主

回复支持反对

发表于 2011-2-26 22:31:12 | 显示全部楼层

继续暂楼主

回复支持反对

1 ... 50 51 52 535455 56 57 58 ... 59 / 59 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-21 00:22 , Processed in 0.125231 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表