手机号码,快捷登录
举报
原帖由 fancyher 于 2006-8-7 20:31 发表 登录/注册后可看大图 A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog,共23个压缩包
本版积分规则 发表回复 回帖后跳转到最后一页
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-6-20 02:40 , Processed in 0.028085 second(s), 8 queries , Gzip On, MemCached On.