设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › IC数字前端设计经典书
12345678910... 59下一页
返回列表 发新帖
楼主: fancyher

IC数字前端设计经典书

[复制链接]
fancyher
 楼主| 发表于 2006-8-7 20:59:55 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part11.rar

1.39 MB, 下载次数: 857 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:01:27 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part12.rar

1.39 MB, 下载次数: 649 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:04:06 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part13.rar

1.39 MB, 下载次数: 675 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:08:18 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part14.rar

1.39 MB, 下载次数: 779 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:12:23 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part15.rar

1.39 MB, 下载次数: 801 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:14:58 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog.part

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part16.rar

1.39 MB, 下载次数: 689 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:20:16 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog.part

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part17.rar

1.39 MB, 下载次数: 811 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:25:05 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part18.rar

1.39 MB, 下载次数: 674 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:34:13 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part19.rar

1.39 MB, 下载次数: 684 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

fancyher
 楼主| 发表于 2006-8-7 21:41:39 | 显示全部楼层

IC数字前端设计经典书

A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog

abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part20.rar

1.39 MB, 下载次数: 630 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

下一页 »
12345678910... 59下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-1 04:33 , Processed in 0.119536 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表