设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 编写高效的测试设计(verilog/vhdl)

12 3 4 / 4 页下一页

返回列表发新帖

查看: 6578|回复: 31

编写高效的测试设计(verilog/vhdl)

发表于 2009-12-10 10:17:39 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

编写高效的测试设计(verilog/vhdl)

编写高效的测试设计(testbenches.rar

222.05 KB, 下载次数: 156 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2009-12-10 12:06:30 | 显示全部楼层

学习一下阿。

回复支持反对

发表于 2009-12-11 20:39:29 | 显示全部楼层

下来看了再说

回复支持反对

发表于 2009-12-11 21:42:00 | 显示全部楼层

好的，用来学习

回复支持反对

发表于 2009-12-18 10:38:59 | 显示全部楼层

下来看看

回复支持反对

发表于 2009-12-18 10:58:48 | 显示全部楼层

thanks

回复支持反对

发表于 2009-12-23 21:00:27 | 显示全部楼层

测试资料珍贵啊~谢谢分享~

回复支持反对

发表于 2009-12-28 22:04:39 | 显示全部楼层

正好需要，谢谢楼主正好需要，谢谢楼主

回复支持反对

发表于 2009-12-28 22:34:02 | 显示全部楼层

下来看了再说

回复支持反对

发表于 2010-1-8 12:24:37 | 显示全部楼层

ddddddddddddddddddddddd

回复支持反对

12 3 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:43 , Processed in 0.509789 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表