设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为内部文档 Verilog HDL电路设计指导书

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

楼主: anekin

华为内部文档 Verilog HDL电路设计指导书

发表于 2010-11-18 19:54:34 | 显示全部楼层

xiexioelle

回复支持反对

发表于 2010-12-5 17:45:59 | 显示全部楼层

多谢楼主的分享，华为的东西值得学习

回复支持反对

发表于 2010-12-14 22:21:07 | 显示全部楼层

好资料，收藏了

回复支持反对

发表于 2010-12-14 23:05:09 | 显示全部楼层

sharing thx, thx

.

回复支持反对

发表于 2010-12-16 22:00:56 | 显示全部楼层

thanks a lot！

回复支持反对

发表于 2010-12-17 15:09:24 | 显示全部楼层

先看看再说

回复支持反对

发表于 2010-12-17 15:23:48 | 显示全部楼层

不知怎样,下了,谢谢分享!

回复支持反对

发表于 2010-12-17 15:28:55 | 显示全部楼层

好东西

回复支持反对

发表于 2010-12-17 17:21:42 | 显示全部楼层

又是华为，呵呵

回复支持反对

发表于 2010-12-18 00:25:21 | 显示全部楼层

非常感谢

回复支持反对

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 10:20 , Processed in 0.111456 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表