设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计uart电路完全实例，包括详细文档、源代码、驱动 ...
1 ...91011121314151617
返回列表 发新帖
楼主: dufran

FPGA设计uart电路完全实例，包括详细文档、源代码、驱动程序，非常详尽！

[复制链接]
wangzm
发表于 2012-8-31 12:27:58 | 显示全部楼层
包太小了
回复 支持 反对

举报

pxqiang723
发表于 2013-3-5 15:18:50 | 显示全部楼层
正在学习verilog和FPGA，下载下来看看，希望能尽快完成。
回复 支持 反对

举报

IsaacLee1988
发表于 2013-3-6 10:40:30 | 显示全部楼层
谢谢，来学习下
回复 支持 反对

举报

七尺男儿
发表于 2013-4-17 15:29:40 | 显示全部楼层
顶一个！
回复 支持 反对

举报

zhang9yeah
发表于 2013-5-3 15:10:47 | 显示全部楼层
很好，谢谢分享
回复 支持 反对

举报

1 ...91011121314151617
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 18:20 , Processed in 0.098847 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表