设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog设计实践
返回列表 发新帖
查看: 2748|回复: 7

verilog设计实践

[复制链接]
北斗
发表于 2006-8-1 14:36:35 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
verilog设计实践
设计

verilog设计实践1.pdf

432.87 KB, 下载次数: 25 , 下载积分: 资产 -1 信元, 下载支出 1 信元

verilog设计实践

verilog设计实践2.pdf

114.08 KB, 下载次数: 21 , 下载积分: 资产 -1 信元, 下载支出 1 信元

verilog设计实践

相关帖子
回复

举报

suzengxue
发表于 2006-8-3 02:11:53 | 显示全部楼层
henhao
回复 支持 反对

举报

aifmlf
发表于 2006-8-8 19:27:28 | 显示全部楼层
真的啊？看看
回复 支持 反对

举报

post1117
发表于 2006-8-8 20:44:02 | 显示全部楼层

hahaha

haha 哈哈阿！！
回复 支持 反对

举报

cnoolwu
发表于 2006-8-8 21:09:50 | 显示全部楼层
very good!
回复 支持 反对

举报

simbarq
发表于 2009-2-12 14:25:37 | 显示全部楼层
回复 支持 反对

举报

simbarq
发表于 2009-2-12 14:26:50 | 显示全部楼层
回复 支持 反对

举报

虫行
发表于 2009-2-12 15:45:05 | 显示全部楼层
非常好的东西，谢谢
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:56 , Processed in 0.087011 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表