在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 11102|回复: 37

FPGA时钟电路设计的一个例子

[复制链接]
发表于 2009-11-22 21:30:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
基于BUFGMUX与DCM的FPGA时钟电路设计.pdf (163.3 KB , 下载次数: 89 ) 基于BUFGMUX与DCM的FPGA时钟电路设计.pdf。
供大家参考。
发表于 2009-11-22 21:34:43 | 显示全部楼层
支持楼主!
发表于 2009-11-23 09:02:33 | 显示全部楼层
多谢楼主,看看!
发表于 2009-11-23 09:19:26 | 显示全部楼层
学习了
很好的资料
发表于 2009-11-23 12:38:30 | 显示全部楼层
也要信元?
发表于 2009-11-23 13:34:45 | 显示全部楼层
dddddddddddddddddddddddddddddddddddddddddddddddddddddd
发表于 2009-11-23 15:28:06 | 显示全部楼层
好东西哦
发表于 2009-11-23 16:31:31 | 显示全部楼层
很有必要看看
发表于 2009-11-23 20:25:20 | 显示全部楼层
谢谢分享
发表于 2009-11-24 10:19:06 | 显示全部楼层
I am doing researching on clock design. Thank you very much.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 15:45 , Processed in 0.056836 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表