设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verdi+vcs+ncverilog+verilog-xl+dc 资料

1 ... 13 14 15 161718 19 20 21 ... 39 / 39 页下一页

返回列表发新帖

楼主: sally8512152

[资料] verdi+vcs+ncverilog+verilog-xl+dc 资料

发表于 2011-1-6 18:51:12 | 显示全部楼层

THANK YOU

回复支持反对

发表于 2011-1-10 11:52:44 | 显示全部楼层

谢谢无私的楼主

回复支持反对

发表于 2011-1-12 21:33:06 | 显示全部楼层

顶一个,下来看看

回复支持反对

发表于 2011-1-12 21:34:08 | 显示全部楼层

顶一个,下来看看

回复支持反对

发表于 2011-1-12 21:46:02 | 显示全部楼层

顶一个

回复支持反对

发表于 2011-1-17 00:00:09 | 显示全部楼层

很全啊%%%

回复支持反对

发表于 2011-1-17 00:03:01 | 显示全部楼层

弱弱的问下verdi是啥？

回复支持反对

发表于 2011-1-19 00:26:40 | 显示全部楼层

thanks

回复支持反对

发表于 2011-1-19 00:28:44 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2011-1-19 11:36:26 | 显示全部楼层

Thank you

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 12:23 , Processed in 0.025097 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表