设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...

1 2 345 6 7 8 9 10 ... 36 / 36 页下一页

返回列表发新帖

楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

发表于 2009-11-22 21:51:20 | 显示全部楼层

很好的啊。

回复支持反对

发表于 2009-11-22 22:16:12 | 显示全部楼层

楼主很厚道啊

回复支持反对

发表于 2009-11-23 01:01:14 | 显示全部楼层

是那本红皮书吗？

回复支持反对

发表于 2009-11-23 06:41:06 | 显示全部楼层

Thank you! Good book for verilog!

回复支持反对

发表于 2009-11-26 22:41:14 | 显示全部楼层

看看！好书

回复支持反对

发表于 2009-11-27 19:18:33 | 显示全部楼层

谢谢楼主了

回复支持反对

发表于 2009-11-27 20:26:29 | 显示全部楼层

三个文件解压的结果都是一样的，还真是无聊的人

回复支持反对

发表于 2009-11-27 20:31:23 | 显示全部楼层

谢谢~~~~

回复支持反对

发表于 2009-11-27 20:38:12 | 显示全部楼层

感谢分享，正需要

回复支持反对

发表于 2009-11-27 21:02:39 | 显示全部楼层

没钱啊，哎

回复支持反对

1 2 345 6 7 8 9 10 ... 36 / 36 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 13:34 , Processed in 0.052532 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表