设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...

1 ... 24 25 26 272829 30 31 32 ... 36 / 36 页下一页

返回列表发新帖

楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

发表于 2010-9-23 19:20:28 | 显示全部楼层

lz好细心,谢谢分享..

回复支持反对

发表于 2010-9-23 23:00:22 | 显示全部楼层

好哦，呵呵

回复支持反对

发表于 2010-9-23 23:14:03 | 显示全部楼层

谢谢！

回复支持反对

发表于 2010-9-23 23:15:26 | 显示全部楼层

多谢楼主！

回复支持反对

发表于 2010-10-11 22:34:44 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-10-12 09:15:48 | 显示全部楼层

Thanks !!!!!!!!!!!!!!!!!!!

回复支持反对

发表于 2010-10-12 09:21:51 | 显示全部楼层

现在的资料都超好啊，清晰还带书签！

回复支持反对

发表于 2010-10-12 10:58:23 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-12 12:36:38 | 显示全部楼层

回复 1# xoos

多谢楼主分享，赞一个

回复支持反对

发表于 2010-10-12 12:48:07 | 显示全部楼层

好东西，呵呵

回复支持反对

1 ... 24 25 26 272829 30 31 32 ... 36 / 36 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 04:28 , Processed in 0.149377 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表