PLL测试（jitter）

thinker1111 · 发表于 2010-3-2 07:54:48

thinker1111 · 发表于 2010-3-2 07:55:53

thinker1111 · 发表于 2010-3-2 07:58:04

whhit264209 · 发表于 2010-8-5 13:06:41

学习的路还有很长呀！！！

CDCQ · 发表于 2010-8-14 21:40:45

dddddddddd

starriness · 发表于 2010-8-15 02:58:59

原因已经查明，是作为LDO输入的1.25V基准的PSRR比较差（在PLL基准频率附近处），进而影响了LDO的PSRR；
解决方案：将1.25V基准外接一nF级别的补偿电容，PLL的jitter基本上消除；

w98211012 发表于 2009-11-17 10:07

登录/注册后可看大图

你意思是你的bandgap导致的LDO的输出noise进而对PLL造成影响？

raduga_in · 发表于 2010-8-19 20:16:57

Nice discussion !

duck911 · 发表于 2010-8-21 04:06:27

感想經驗分享。

cmk85 · 发表于 2010-9-18 18:34:20

谢谢共享！！

guochao1985 · 发表于 2010-10-22 16:45:29

hh wo men de TSMCde PLL ye yao kuai hui lai l e

账号		自动登录	找回密码
密码			注册