在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: heal119

Verilog 阻塞和非阻塞分析(中英文配套)

[复制链接]
发表于 2009-11-3 21:48:36 | 显示全部楼层
还是可以的
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-11-5 19:13:23 | 显示全部楼层
吐血推荐!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-11-6 10:18:44 | 显示全部楼层
吐血推荐,真的非常好!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-11-10 08:58:49 | 显示全部楼层
经典文章,吐血推荐!
回复 支持 反对

使用道具 举报

发表于 2009-11-10 22:03:27 | 显示全部楼层
支持一下支持一下
回复 支持 反对

使用道具 举报

发表于 2009-11-10 22:07:03 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2009-11-11 06:11:21 | 显示全部楼层
这玩意儿是个老大难问题了
回复 支持 反对

使用道具 举报

发表于 2009-11-13 22:42:00 | 显示全部楼层
资料不错
回复 支持 反对

使用道具 举报

发表于 2009-11-23 11:27:59 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

发表于 2009-12-9 20:08:19 | 显示全部楼层
One of the most misunderstood constructs in the Verilog language is the nonblocking
assignment. Even very experienced Verilog designers do not fully understand how nonblocking assignments are scheduled in an IEEE compliant Verilog simulator and do not understand when and why nonblocking assignments should be used. This paper details how Verilog blocking and nonblocking assignments are scheduled, gives important coding guidelines to infer correct synthesizable logic and details coding styles to avoid Verilog simulation race conditions. Cool!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 13:09 , Processed in 0.111177 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表