设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog_3.1_final.pdf

123 4 / 4 页下一页

返回列表发新帖

楼主: tomvsjerry

SystemVerilog_3.1_final.pdf

发表于 2006-9-18 23:22:30 | 显示全部楼层

好资料，先学学

好资料，先学学

回复支持反对

发表于 2006-9-20 00:45:17 | 显示全部楼层

謝謝大大無私分享
正需要
谢谢！！

回复支持反对

发表于 2006-11-10 16:13:27 | 显示全部楼层

谢谢！

回复支持反对

发表于 2006-11-15 12:31:30 | 显示全部楼层

好东西啊，谢谢楼主了

回复支持反对

发表于 2006-11-15 22:56:21 | 显示全部楼层

SystemVerilog还是比较有前途的

回复支持反对

发表于 2006-11-16 12:01:00 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2006-12-9 16:20:24 | 显示全部楼层

大家来说一说,如何实现VERILOG和SYSTEM VERILOG!

回复支持反对

发表于 2006-12-10 17:49:40 | 显示全部楼层

3Q for your share

回复支持反对

发表于 2006-12-16 21:30:03 | 显示全部楼层

SystemVerilog_3.1_final.pdf

谢谢

回复支持反对

发表于 2007-1-5 21:18:12 | 显示全部楼层

thanks for sharing!!!!!

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:40 , Processed in 0.025239 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表