设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 巨量关于FPGA的时序和时序约束资料
1 ...161718192021222324
返回列表 发新帖
楼主: hlayumi

巨量关于FPGA的时序和时序约束资料

[复制链接]
shenyuhou985
发表于 2019-3-31 10:59:46 | 显示全部楼层
多谢分享资料
回复 支持 反对

举报

hlayumi
 楼主| 发表于 2021-12-13 03:01:54 | 显示全部楼层
顶顶顶顶顶顶顶顶
回复 支持 反对

举报

hlayumi
 楼主| 发表于 2022-7-12 20:47:15 | 显示全部楼层

这个是关键技术啊  学习学习
回复 支持 反对

举报

1 ...161718192021222324
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:20 , Processed in 0.112951 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表