|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
刚做了块3C5的板子,写了个简单的分频程序做测试,全编译没有warning,下载成功。
但相应的输出管脚就是没有出现方波,检查了管脚约束也是没错的。程序如下:
module test1(clk, out);
input clk;
output out;
wire out;
reg [3:0] count = 4'd0;
assign out = count[3];
always @ (posedge clk)
begin
count <= count + 1'd1;
end
endmodule
之后又试过仅仅给管脚高低电平的程序,依然没有任何变化。
请问大家有没有遇到过这种情况,是哪里的问题,如何解决呢? |
|