设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 发布最全Verilog学习资料合集，共18个！！！ ...

1 ... 3 4 5 6 789 10 11 12 ... 29 / 29 页下一页

返回列表发新帖

楼主: wangde03

发布最全Verilog学习资料合集，共18个！！！

发表于 2009-11-24 16:13:19 | 显示全部楼层

dddddddd

回复支持反对

发表于 2009-11-24 20:30:44 | 显示全部楼层

you are not very kind.

回复支持反对

发表于 2009-11-24 21:53:06 | 显示全部楼层

顶，写得不错，

回复支持反对

发表于 2009-11-24 22:17:40 | 显示全部楼层

很好啊，多谢了哦

回复支持反对

发表于 2009-11-24 22:59:38 | 显示全部楼层

很好！多多支持！！！

回复支持反对

发表于 2009-11-25 09:07:51 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-11-25 11:21:38 | 显示全部楼层

正想学呢，谢谢了

回复支持反对

楼主| 发表于 2009-11-25 22:59:57 | 显示全部楼层

顶顶顶！！

回复支持反对

发表于 2009-11-26 08:32:28 | 显示全部楼层

谢谢，真是好东西

回复支持反对

发表于 2009-11-26 09:08:01 | 显示全部楼层

全是网上的东西没有新的。。

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 29 / 29 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:24 , Processed in 0.141993 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表