设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › Verilog HDL高级数字设计（英文PDF版）
12345678910下一页
返回列表 发新帖
楼主: factzero

Verilog HDL高级数字设计（英文PDF版）

[复制链接]
risinglee
发表于 2010-12-13 11:06:16 | 显示全部楼层
好书!正需要!谢谢分享!
回复 支持 反对

举报

risinglee
发表于 2010-12-13 11:07:41 | 显示全部楼层
好书!正需要!谢谢分享!
回复 支持 反对

举报

risinglee
发表于 2010-12-13 11:09:19 | 显示全部楼层
好书!正需要!谢谢分享!
回复 支持 反对

举报

雪剑
发表于 2011-4-18 14:25:54 | 显示全部楼层
好多part啊！
回复 支持 反对

举报

nclixin
发表于 2011-4-18 20:39:45 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

LVboy
发表于 2011-8-19 10:32:01 | 显示全部楼层
dddddddddddddddddddd
回复 支持 反对

举报

sanguozhengba
发表于 2011-8-19 16:33:15 | 显示全部楼层
好东西 顶顶
回复 支持 反对

举报

qxqqxqqxq
发表于 2011-12-8 17:27:52 | 显示全部楼层
dddddddddddddddddddddddddddddddddddddddd
回复 支持 反对

举报

yhj657402968
发表于 2012-2-21 23:22:14 | 显示全部楼层
好东西 下来看看！

                               
登录/注册后可看大图
回复 支持 反对

举报

07lifeixiang
发表于 2012-2-26 21:53:26 | 显示全部楼层
楼主 好人啊
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 05:25 , Processed in 0.146576 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表