设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog test bench 入门

1 2 3 45 / 5 页

返回列表发新帖

楼主: whxd123

verilog test bench 入门

发表于 2010-3-27 18:23:16 | 显示全部楼层

谢谢了~

回复支持反对

发表于 2010-3-28 00:28:50 | 显示全部楼层

这个是好东西，源代码写多了到后面发现TB才是最难的···

回复支持反对

发表于 2010-3-28 01:53:21 | 显示全部楼层

very good material

回复支持反对

发表于 2010-3-31 18:16:10 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2010-3-31 18:58:04 | 显示全部楼层

回复支持反对

发表于 2010-9-13 19:32:28 | 显示全部楼层

非常好的入门之书！

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:08 , Processed in 0.126289 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表