设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vim编辑verilog的妙用
123456
返回列表 发新帖
楼主: heavywater

vim编辑verilog的妙用

[复制链接]
发表于 2019-10-29 16:23:29 | 显示全部楼层
这不就是个vim基本的录制宏吗。。。。
回复 支持 反对

使用道具 举报

发表于 2019-10-30 05:42:21 | 显示全部楼层
why not use "generate"?  Both machine and human readable
回复 支持 反对

使用道具 举报

smh
发表于 2020-2-24 10:52:34 | 显示全部楼层
thankns
回复 支持 反对

使用道具 举报

发表于 2020-2-24 13:43:51 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2020-2-27 13:07:03 | 显示全部楼层
有点意思
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

MARKcz
发表于 2021-7-13 11:16:06 | 显示全部楼层
good，
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

durbin
发表于 2021-7-13 13:09:29 | 显示全部楼层
good reference!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-17 10:42 , Processed in 0.134662 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表