设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › （国庆巨献--FPGA设计必备）多版Verilog hdl/Vhdl IEEE ...

12 / 2 页

返回列表发新帖

楼主: 易明

（国庆巨献--FPGA设计必备）多版Verilog hdl/Vhdl IEEE 标准

发表于 2009-10-5 20:25:30 | 显示全部楼层

难道是传说中的黄金参考指南

回复支持反对

发表于 2009-10-5 21:00:57 | 显示全部楼层

哇，连2005都有了，楼主的版本真齐！

回复支持反对

发表于 2009-10-17 12:51:59 | 显示全部楼层

谢谢。。。。。。。。。

回复支持反对

发表于 2009-10-20 13:51:12 | 显示全部楼层

谢谢楼主辛苦了

回复支持反对

发表于 2011-8-30 10:21:07 | 显示全部楼层

谢谢咯，好东西，哈哈！

回复支持反对

发表于 2011-9-3 22:29:29 | 显示全部楼层

非常感谢

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 06:24 , Processed in 0.044263 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表