设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › guide for multi-asynchronous clock designs

返回列表发新帖

查看: 2161|回复: 4

guide for multi-asynchronous clock designs

发表于 2009-9-2 21:52:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

synthesis and scripting techniques for designing multi-asynchronous clock design.

Design, guide, Techniques

Synthesis and Scripting Techniques for Designing Multi_Asynchronous Clock Designs.pdf

276.11 KB, 下载次数: 43 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2009-9-3 11:29:22 | 显示全部楼层

我想看看这个东东

回复支持反对

发表于 2009-9-5 10:29:40 | 显示全部楼层

Thanks !

回复支持反对

发表于 2009-9-21 21:35:00 | 显示全部楼层

good, thanks.

回复支持反对

发表于 2016-6-25 16:29:08 | 显示全部楼层

THANK YOU

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:36 , Processed in 0.150477 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表