设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Power Reduction Through RTL Clock Gating.pdf
1234下一页
返回列表 发新帖
楼主: chiguoquan

Power Reduction Through RTL Clock Gating.pdf

[复制链接]
发表于 2009-12-30 16:02:52 | 显示全部楼层
xiexie!!!
回复 支持 反对

使用道具 举报

发表于 2010-1-15 02:01:36 | 显示全部楼层
dddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-1-16 03:00:14 | 显示全部楼层
LOW POWER, power saving is good,
THX
回复 支持 反对

使用道具 举报

vlog
发表于 2010-3-29 11:39:50 | 显示全部楼层
thank you very much.
回复 支持 反对

使用道具 举报

发表于 2010-3-29 21:00:23 | 显示全部楼层
very good material
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-5-12 20:38:03 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-5-15 11:25:39 | 显示全部楼层
多谢分享
感觉把clock gating做好还是挺不容易的，学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-11-3 15:30:20 | 显示全部楼层
Thanks alot
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-29 22:34:26 | 显示全部楼层
XIE XIE GOOD
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-12-30 08:54:56 | 显示全部楼层
very useful
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 03:27 , Processed in 0.068487 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表