设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 求助：用VCS跑Systemverilog代码时，在makefile文件中的 ...
12345
返回列表 发新帖
楼主: pkulafang

求助：用VCS跑Systemverilog代码时，在makefile文件中的一个指令不懂

[复制链接]
lw2015
发表于 2015-11-18 09:43:32 | 显示全部楼层
楼主发帖能帮助到大家  这样很好 楼主辛苦了。
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

发表于 2015-11-19 08:20:26 | 显示全部楼层
2楼正解:lo
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

gengbao
发表于 2018-5-11 14:08:13 | 显示全部楼层
不错顶顶顶
回复 支持 反对

使用道具 举报

le_wu
发表于 2019-1-6 19:05:43 | 显示全部楼层
回复 2# 能饮一杯

多谢
回复 支持 反对

使用道具 举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 23:29 , Processed in 0.109590 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表