设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DPLL

12 / 2 页

返回列表发新帖

楼主: dzlyl

DPLL

发表于 2009-8-18 08:27:08 | 显示全部楼层

最好打包。

回复支持反对

发表于 2010-9-25 21:05:20 | 显示全部楼层

请问能先说一下具体是什么吗？谢了啊

回复支持反对

发表于 2010-12-1 07:19:37 | 显示全部楼层

goog docs

回复支持反对

发表于 2011-1-16 19:59:44 | 显示全部楼层

毫。。。。hao

回复支持反对

发表于 2011-1-16 20:36:06 | 显示全部楼层

yes.yes.yes.thx

回复支持反对

发表于 2011-1-17 08:57:55 | 显示全部楼层

要壓縮！！！

回复支持反对

发表于 2011-5-9 20:35:25 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2013-2-28 14:57:54 | 显示全部楼层

xiexie louzhu

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:02 , Processed in 0.136395 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表