在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3074|回复: 1

小弟在用icds导出netlist的时候,除了一些问题,望指导

[复制链接]
发表于 2009-8-16 14:05:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
小弟在用icds导出verilog进行仿真的时候,为什么好多子模块在可见的pin之外,还会冒出一些inh_VDD等一些意料之外的pin,难道是内部设定的global变量?但是为什么一些其他的global被当作模块的pin被导出。但是多出来的这些pin不影响仿真。望各位大哥指点。谢谢。
发表于 2009-8-16 21:42:41 | 显示全部楼层

原来是这样

原来是这样原来是这样
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:34 , Processed in 0.141493 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表