设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口verilog代码

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: yuenwt

串口verilog代码

发表于 2009-10-4 22:45:20 | 显示全部楼层

啊啊啊啊啊啊啊啊啊啊啊啊啊

回复支持反对

发表于 2009-10-9 19:38:25 | 显示全部楼层

thanks

回复支持反对

发表于 2009-10-9 20:11:35 | 显示全部楼层

先回复了再说~

回复支持反对

发表于 2009-10-10 10:34:54 | 显示全部楼层

谢谢楼主啊

回复支持反对

发表于 2009-10-11 18:25:25 | 显示全部楼层

谢谢~~

回复支持反对

发表于 2009-10-13 16:44:58 | 显示全部楼层

谢谢了哈

回复支持反对

发表于 2009-10-13 20:34:11 | 显示全部楼层

先看看再说

回复支持反对

发表于 2009-11-5 19:54:28 | 显示全部楼层

thanks a lot 1# yuenwt

回复支持反对

发表于 2009-11-5 19:58:46 | 显示全部楼层

先顶，以后再下

回复支持反对

发表于 2009-11-24 17:42:10 | 显示全部楼层

回复支持反对

1 234 5 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 12:50 , Processed in 0.135793 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表