设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 【转载】约束与时序分析问题汇总

1 234 5 / 5 页下一页

返回列表发新帖

楼主: llxmars

【转载】约束与时序分析问题汇总

发表于 2010-3-21 22:18:28 | 显示全部楼层

说白了就是同步设计。

回复支持反对

发表于 2010-3-30 20:47:40 | 显示全部楼层

总结的非常好，谢谢！

回复支持反对

发表于 2010-3-31 11:10:22 | 显示全部楼层

看一下

回复支持反对

发表于 2010-4-1 14:54:54 | 显示全部楼层

很受启发~~~谢谢lz

回复支持反对

发表于 2010-4-2 17:52:48 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-4-4 12:23:22 | 显示全部楼层

好贴！楼主很伟大！

回复支持反对

发表于 2010-4-4 16:07:58 | 显示全部楼层

这个的确很重呀，而且要理解

回复支持反对

发表于 2010-5-4 23:51:09 | 显示全部楼层

谢谢楼主的总结啊，很是受教育，谢谢。

回复支持反对

发表于 2010-10-23 21:33:32 | 显示全部楼层

好东西，学习下！

回复支持反对

发表于 2010-10-23 22:39:30 | 显示全部楼层

不错不错不错不错不错不错不错不错不错不错

回复支持反对

1 234 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-14 00:49 , Processed in 0.095225 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表