设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【！！】Routing Congestion in VLSI Circuits: Estimat ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: wodeccbp

【！！】Routing Congestion in VLSI Circuits: Estimation and Optimization_2007

pradeepmadhava1

发表于 2017-4-23 19:58:41 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2017-4-24 12:17:00 | 显示全部楼层

谢谢楼主分享感谢

回复支持反对

发表于 2017-9-5 11:17:47 | 显示全部楼层

很好的文件，非常感谢

回复支持反对

发表于 2017-9-6 13:51:22 | 显示全部楼层

好东西，支持~~~~~~~~~~~~

回复支持反对

pradeepmadhava1

发表于 2017-11-20 02:34:07 | 显示全部楼层

Rarely found resources thanks

回复支持反对

发表于 2017-12-4 16:32:49 | 显示全部楼层

谢谢，雪中送炭，谢谢

回复支持反对

发表于 2018-6-16 22:07:02 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-5-1 01:00:38 | 显示全部楼层

Thank you very much!

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:55 , Processed in 0.096442 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表