设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程【夏宇闻】【课件】【例题源文 ...
123456789
返回列表 发新帖
楼主: pie.magic

Verilog数字系统设计教程【夏宇闻】【课件】【例题源文件】系列

[复制链接]
QQben
发表于 2016-4-5 10:22:49 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2021-1-29 17:56:42 | 显示全部楼层
从算法设计到硬线逻辑的实现！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-1-29 17:57:29 | 显示全部楼层
Verilog数字系统设计教程【夏宇闻】【课件】
回复 支持 反对

使用道具 举报

发表于 2021-1-29 17:58:40 | 显示全部楼层
Verilog数字系统设计教程【夏宇闻】【课件】
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-11-7 16:45:10 | 显示全部楼层
不错
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-1-8 21:09:12 | 显示全部楼层

thank you
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-6-5 21:28:43 | 显示全部楼层
非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 04:45 , Processed in 0.130005 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表