求教：VCS后仿真的基本步骤有哪些？

anynothing · 发表于 2009-7-6 15:02:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

VCS后仿真和时序验证是一回事吗？两者有什么区别
VCS后仿真的基本步骤和时序验证的步骤包含哪些？
谢谢各位大虾指点

feiying_cq · 发表于 2009-7-7 19:02:03

原帖由 anynothing 于 2009-7-6 15:02 发表

 登录/注册后可看大图

VCS后仿真和时序验证是一回事吗？两者有什么区别
VCS后仿真的基本步骤和时序验证的步骤包含哪些？
谢谢各位大虾指点

1.时序验证是STA吧？静态时序检查，  仿真是动态的。  两者不是一回事。一些公司不做后仿真，他们认为STA 和形式验证已经可以保证timing和function

2.后仿真，需要一个验证平台，需要激励，需要被测设计，即经过后端布局布线时钟树综合 DFT等等工序之后的网标。基本上RTL相同，不同的地方就是把 RTL 换成网表。   后仿真一方面是仿真功能一方面是检查timing，这需要你的仿真工具的支持， sdf反标所需要的一些选项  是和RTL仿真的区别。   另一个就是 RTL 可能会有些snooper 检查design内部的一些信号，在门级仿真的时候  可能这些线会找不到了。

290702500 · 发表于 2009-8-7 10:54:59

一个是看功能对不对，一个是时序对不对
当然时序对了，功能才能正确。

sunxkechd · 发表于 2009-8-25 13:24:46

不大懂，好好学习一下

sunxkechd · 发表于 2009-8-25 13:28:02

不大懂，好好学习一下

anynothing · 发表于 2009-10-23 14:35:39

最近研究了一下，觉得VCS后仿真的步骤如下：
1.用XST或Synplify综合生成SDF文件
2.把文件加入验证路径
3.在tb_top文件中加入语句：initial $sdf_annotate("dut.sdf", tb_top.dut);
疑问：综合时生成了dut_timesim.v文件，这个文件有什么用？

alyssa · 发表于 2009-11-2 21:57:32

dut_timesim.v也许是布局布线后的吧

danzy_yeah · 发表于 2009-11-25 22:02:06

谢谢楼上的兄弟！

handsomehhj · 发表于 2009-12-10 07:19:28

不跑后仿，实在有点风险

dlb05061131 · 发表于 2011-1-12 13:53:20

好像后仿还真的是挺麻烦的。

有什么风险呢？？

账号		自动登录	找回密码
密码			注册

求教：VCS后仿真的基本步骤有哪些？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块