设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Verilog HDL standard 1364-2005&& System Verilog ...

1 2 345 / 5 页下一页

返回列表发新帖

楼主: foolish

IEEE Verilog HDL standard 1364-2005&& System Verilog1800-2007

发表于 2013-12-4 10:09:38 | 显示全部楼层

分成两个包了啊

回复支持反对

richardxingxing

发表于 2013-12-5 09:45:41 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2014-1-10 18:18:02 | 显示全部楼层

找了好久终于找到了，谢谢楼主

回复支持反对

发表于 2014-1-11 19:46:00 | 显示全部楼层

学习一下，感谢楼主的分享！

回复支持反对

发表于 2014-1-11 20:38:51 | 显示全部楼层

回复 1# foolish

SV标准已经有1800-2012了。

6.66 MB, 下载次数: 0 , 下载积分: 资产 -1 信元, 下载支出 1 信元

system verilog 2012

回复支持反对

一起去的啦

发表于 2014-8-22 14:06:33 | 显示全部楼层

好东西，先收下，慢慢研读。。

回复支持反对

发表于 2014-12-16 10:14:27 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-8-23 22:40:29 | 显示全部楼层

Thank you very much!

回复支持反对

发表于 2017-12-19 15:42:02 | 显示全部楼层

thanks very much

回复支持反对

发表于 2019-5-28 16:30:51 | 显示全部楼层

分享是种美德

回复支持反对

1 2 345 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 10:10 , Processed in 0.129002 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表