综合blackbox问题

yn800323

synplify中综合出现警告：Blackbox <fifo0> is missing a user supplied timing model. This may have a negative effect on timing analysis and optimizations (Quality of Results)  什么意思？
出现警告的地方是模块实例化部分:fifo0 fifo01(.....)

一声叹息

就是说synplify在综合过程中无法估计该模块的延时。

yn800323

就是说synplify在综合过程中无法估计该模块的延时。
而且，，，lut:0%
那我需要加约束？还是什么？
为啥在ise中就没问题，，

yn800323

我想问一个比较，，，没水准的问题：在synplify中，，想对一个blackbox综合，，是不是只需要一个顶层文件和一个和产生的.v仿真文件？

一声叹息

   

下面引用由yn800323在 2004/05/25 02:35pm 发表的内容：
就是说synplify在综合过程中无法估计该模块的延时。
而且，，，lut:0%
那我需要加约束？还是什么？
为啥在ise中就没问题，，

在ISE中没问题，是因为ISE并没有将它认为是black box。
关于black box的在synplify中的约束和属性，可以参考一下synplify的user guide中的Defining Black Boxes for Synthesis一节。

一声叹息

   

下面引用由yn800323在 2004/05/25 02:55pm 发表的内容：
我想问一个比较，，，没水准的问题：在synplify中，，想对一个blackbox综合，，是不是只需要一个顶层文件和一个和产生的.v仿真文件？

如果是为了综合，并不需要.v仿真文件。只需要一个类似于下面形式的空module就可以了。
module SRLC16_1(Q, Q15, A0, A1, A2, A3, CLK, D); // synthesis syn_black_box
output Q;
output Q15;
input A0;
input A1;
input A2;
input A3;
input CLK;
input D;
endmodule