关于TMAX32产生的STIL文件的仿真问题。 $STILDPV

renminggong · 发表于 2020-6-22 09:10:45

tagin 发表于 2010-6-14 16:31
you can use VCS + PLI (stildpv) simulation

vcs -P /stildpv/lib/stildpv_vcs.tab /stildpv/lib/libstil ...

这个回答不错

lqqqqqq · 发表于 2020-6-30 00:32:57

leadwellfine 发表于 2009-7-4 16:13
write partten 时使用verilog格式，自己可以看懂，工具也能认。

请问怎么用tmax生成verilog文件

账号		自动登录	找回密码
密码			注册