设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VERILOG HDL：IC设计核心技术实例详解

1 23 / 3 页

返回列表发新帖

楼主: 布衣财神

精通VERILOG HDL：IC设计核心技术实例详解

发表于 2010-1-2 15:18:59 | 显示全部楼层

thanks for your sharing

回复支持反对

使用道具举报

发表于 2010-1-2 15:20:06 | 显示全部楼层

thanks for your sharing

回复支持反对

使用道具举报

发表于 2010-1-2 15:21:23 | 显示全部楼层

thanks for your sharing

回复支持反对

使用道具举报

发表于 2010-8-5 10:59:35 | 显示全部楼层

看来楼主都不容易亚！这个压缩包是最小的了

回复支持反对

使用道具举报

发表于 2010-8-5 11:05:18 | 显示全部楼层

1# 布衣财神 HAODONGXI 可惜没分

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-8-14 21:58:03 | 显示全部楼层

精通Verilog HDL：IC设计核心技术实例详解

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-2-26 14:57:07 | 显示全部楼层

xxfxxxxfxxxxx

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-2-26 22:00:43 | 显示全部楼层

hao ziliao

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-7-9 19:31:50 | 显示全部楼层

很感恩分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 00:45 , Processed in 0.131077 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表