设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog附带CDROM全部文件 ...
1 ...67891011121314... 18下一页
返回列表 发新帖
楼主: leonqin

Digital VLSI Design with Verilog附带CDROM全部文件

[复制链接]
07lifeixiang
发表于 2012-2-26 21:52:21 | 显示全部楼层
好资料  顶一个
回复 支持 反对

举报

xiaohao10
发表于 2013-5-19 12:49:00 | 显示全部楼层
haodongxia
回复 支持 反对

举报

hit0821201
发表于 2013-5-19 15:37:12 | 显示全部楼层
谢谢大侠
回复 支持 反对

举报

zlhrsy
发表于 2013-5-19 16:39:27 | 显示全部楼层
tks a lot
回复 支持 反对

举报

白云黄鹤
发表于 2013-5-22 16:27:05 | 显示全部楼层
果然是好资料啊，谢谢lz
回复 支持 反对

举报

lihongpengtd
发表于 2013-5-24 12:37:40 | 显示全部楼层
感谢分享~
回复 支持 反对

举报

jiaohai777
发表于 2013-12-16 14:01:44 | 显示全部楼层
nice...
回复 支持 反对

举报

lx1019
发表于 2014-1-2 15:25:20 | 显示全部楼层
终于下着个全的。 不错不错！ lz辛苦
回复 支持 反对

举报

xiaojj2005
发表于 2014-2-22 10:14:32 | 显示全部楼层
多谢啊楼主
回复 支持 反对

举报

wenjuitien
发表于 2014-2-22 17:45:46 | 显示全部楼层
好东西，下来看看
回复 支持 反对

举报

下一页 »
1 ...67891011121314... 18下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 09:01 , Processed in 0.089397 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表