设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VerilogHDL的135个经典设计实例

123 / 3 页下一页

返回列表发新帖

楼主: sd7306310

VerilogHDL的135个经典设计实例

发表于 2009-12-20 16:20:07 | 显示全部楼层

好资料……………………………………………………谢谢楼主

回复支持反对

发表于 2009-12-20 19:42:50 | 显示全部楼层

都有些啥例子啊，弄来看看？

回复支持反对

发表于 2009-12-20 20:00:15 | 显示全部楼层

回复支持反对

发表于 2009-12-20 20:29:55 | 显示全部楼层

下来看看

回复支持反对

发表于 2009-12-20 21:54:34 | 显示全部楼层

顶一个@@@

回复支持反对

发表于 2009-12-21 16:41:27 | 显示全部楼层

ddddddddddd

回复支持反对

发表于 2009-12-21 21:30:44 | 显示全部楼层

thanks a lot

回复支持反对

安心草的叶

发表于 2009-12-21 22:21:27 | 显示全部楼层

值得一看吧

回复支持反对

发表于 2009-12-23 11:27:21 | 显示全部楼层

Thank you very much!!

回复支持反对

发表于 2009-12-23 12:58:33 | 显示全部楼层

很适合初学者。

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 09:56 , Processed in 0.114564 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表