设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法

返回列表发新帖

查看: 2196|回复: 4

可综合的Verilog语法

发表于 2009-6-20 16:50:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

希望对写代码的人有所帮助。

可综合的Verilog语法.rar

292.45 KB, 下载次数: 34 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

使用道具举报

发表于 2009-6-21 11:50:04 | 显示全部楼层

拿来看看，学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-6-21 12:49:25 | 显示全部楼层

一般女生多嘛，这个素质就是

一般女生多嘛，这个素质就是

回复支持反对

使用道具举报

发表于 2011-9-28 21:48:46 | 显示全部楼层

thanks!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-9-28 21:57:50 | 显示全部楼层

正在学习verilog。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-12 22:30 , Processed in 0.123873 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表