设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》光盘内容

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: fangmingoy

《设计与验证VerilogHDL》光盘内容

发表于 2009-10-6 10:31:25 | 显示全部楼层

thank you!

回复支持反对

发表于 2009-11-18 13:04:45 | 显示全部楼层

按时打算的大的

回复支持反对

发表于 2009-11-18 21:44:24 | 显示全部楼层

谢谢啊，顶了

回复支持反对

发表于 2009-11-18 22:35:06 | 显示全部楼层

应该是好东西

回复支持反对

发表于 2009-12-2 23:20:39 | 显示全部楼层

设计与验证：Verilog HDL 光盘

回复支持反对

发表于 2009-12-27 22:01:35 | 显示全部楼层

强烈顶一下

回复支持反对

发表于 2009-12-27 22:19:01 | 显示全部楼层

没有个介绍什么的吗？

回复支持反对

发表于 2009-12-27 23:04:16 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-12-28 14:52:00 | 显示全部楼层

主要是讲什么方面的东西呀？

回复支持反对

发表于 2009-12-28 15:01:00 | 显示全部楼层

不是书，是什么软件编写的程序呀，乱发出来！真是的，应该说明下呀

回复支持反对

1 234 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:27 , Processed in 0.121413 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表