设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SoC Design Flow(synopsys)

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

楼主: yelse

SoC Design Flow(synopsys)

发表于 2021-8-13 15:04:01 | 显示全部楼层

顶顶顶顶顶顶顶顶

回复支持反对

发表于 2023-5-14 23:32:24 | 显示全部楼层

GOO BOOK I LOVE SNYP

回复支持反对

发表于 2023-5-15 10:42:47 | 显示全部楼层

感谢

回复支持反对

发表于 2023-5-15 17:37:46 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2024-4-30 17:12:54 | 显示全部楼层

Thanks for your sharing!

回复支持反对

发表于 2024-5-8 11:24:57 | 显示全部楼层

感谢

回复支持反对

发表于 2024-5-9 10:48:59 | 显示全部楼层

感谢

回复支持反对

1 ... 2 3 4 5 6 7 8 910 / 10 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 13:58 , Processed in 0.079254 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表