设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 46 47 48 495051 52 53 54 ... 69 / 69 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2011-1-6 16:59:53 | 显示全部楼层

再赞下楼主就可以下完了,呵呵

回复支持反对

发表于 2011-1-9 10:58:32 | 显示全部楼层

回复 1# sphinxing

thanks

回复支持反对

发表于 2011-1-9 13:48:43 | 显示全部楼层

HAO HAO HAO HAO HAO HAO HAO HAO HAO HAO HAO HAO

回复支持反对

发表于 2011-1-29 00:32:52 | 显示全部楼层

这本书太好了阿

回复支持反对

发表于 2011-2-27 16:16:55 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2011-3-1 11:48:37 | 显示全部楼层

xixi123456789

回复支持反对

发表于 2011-3-10 09:38:46 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-3-18 14:07:16 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-3-18 14:09:15 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-3-18 14:11:09 | 显示全部楼层

thanks a lot

回复支持反对

1 ... 46 47 48 495051 52 53 54 ... 69 / 69 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 09:57 , Processed in 0.115215 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表