设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合 夏宇闻 译 第二版 PDF格式 ...
12345678910... 70下一页
返回列表 发新帖
楼主: sphinxing

Verilog HDL数字设计与综合 夏宇闻 译 第二版 PDF格式

[复制链接]
ystyst
发表于 2009-7-16 22:25:54 | 显示全部楼层
正需要啊！！！！！
回复 支持 反对

举报

hadgood
发表于 2009-7-16 23:39:10 | 显示全部楼层
谢谢，非常感谢
回复 支持 反对

举报

CIAO
发表于 2009-7-17 01:05:23 | 显示全部楼层
谢谢楼主了　　　　　　　　　　　　　　　　　　　　　
回复 支持 反对

举报

paradisor11
发表于 2009-7-18 13:29:42 | 显示全部楼层
顶了!!!
回复 支持 反对

举报

bigbody
发表于 2009-7-18 13:34:03 | 显示全部楼层
好资料 谢谢
回复 支持 反对

举报

wholmes
发表于 2009-7-18 13:35:51 | 显示全部楼层
多谢多谢
回复 支持 反对

举报

wholmes
发表于 2009-7-18 13:41:35 | 显示全部楼层
多谢啦
回复 支持 反对

举报

wholmes
发表于 2009-7-18 13:42:53 | 显示全部楼层
晕，没信元了
回复 支持 反对

举报

luohui5003
发表于 2009-7-18 14:35:19 | 显示全部楼层
很好的资料哦*
回复 支持 反对

举报

luohui5003
发表于 2009-7-18 15:14:46 | 显示全部楼层
非常感谢……
回复 支持 反对

举报

下一页 »
12345678910... 70下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:41 , Processed in 0.098734 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表