设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › 设计与验证：Verilog HDL(清晰PDF)

1 ... 7 8 9 101112 13 14 15 ... 59 / 59 页下一页

返回列表发新帖

楼主: liao1987

设计与验证：Verilog HDL(清晰PDF)

发表于 2009-9-19 21:36:25 | 显示全部楼层

好书。多谢分享。

回复支持反对

发表于 2009-9-19 23:30:04 | 显示全部楼层

太好了楼主谢谢

回复支持反对

发表于 2009-9-20 16:00:35 | 显示全部楼层

下来看看啊

回复支持反对

发表于 2009-9-20 18:10:23 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2009-9-20 18:11:29 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2009-9-21 00:37:08 | 显示全部楼层

haohaohaohaoahao

回复支持反对

发表于 2009-9-21 00:38:31 | 显示全部楼层

haohaohaohaoahao

回复支持反对

发表于 2009-9-21 08:44:17 | 显示全部楼层

verilog 设计与验证好东西,谢谢楼主了

回复支持反对

发表于 2009-9-21 08:47:01 | 显示全部楼层

verilog 设计与验证好东西,谢谢楼主了

回复支持反对

发表于 2009-9-21 08:49:47 | 显示全部楼层

verilog 设计与验证好东西,谢谢楼主了

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 59 / 59 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:00 , Processed in 0.082331 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表