DSP Builder生成的HDL代码怎样用Quartus II仿真？

ethane · 发表于 2009-5-21 17:09:15

您需要登录才可以下载或查看，没有账号？注册

×

按“Start Simulation”说缺少“input file”，我在生成的文件里面也看不到.vec和.vwf文件，请问应该怎么办？我是使用8.1版的Quartus 和DSP Builder，用SignalCompiler生成的。

ethane · 发表于 2009-5-21 18:41:20

莫非只有我遇到这个问题？

zhonggd1109 · 发表于 2009-6-11 10:46:00

我想知道你是怎么生成HDL代码的】

tman2018 · 发表于 2009-7-16 12:35:19

ddddddddddddddddddd

yumiwife · 发表于 2009-7-30 10:02:46

我的问题和你一样~~~我也不知道怎么解决~~不知道你解决了没有~~~

yumiwife · 发表于 2009-8-5 16:55:38

这个问题其实很简单，在以前的低版本的DSPBuilder里面，生成QUartus工程的时候也附带生成了。vec等波形仿真文件，在这个版本里面，你需要自己建立波形仿真激励文件，然后再将文件和仿真链接就可以进行仿真了

Hanhaijngtao · 发表于 2009-8-5 22:14:34

我使用的DSP Buildier8.1，点击Signal Complier之后可以生成一个Quartus 工程文件，用Quartus打开这个工程文件之后就可以进行其他操作了，编译、适配、仿真

zhixian · 发表于 2010-7-12 19:15:26

我也是同样的问题，郁闷中……

meyangyihua · 发表于 2010-7-12 19:38:14

呵呵，~~~~~~~~~~~~~

hezhijie157 · 发表于 2011-9-18 21:22:18

本帖最后由 hezhijie157 于 2011-9-19 07:49 编辑

账号		自动登录	找回密码
密码			注册

参考回答