设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于ISE的一个问题！！！

返回列表发新帖

查看: 2558|回复: 0

关于ISE的一个问题！！！

发表于 2004-11-30 23:53:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近安装使用ISE，可是遇到一个问题，就是在建立一个new project的时候，在弹出的对话框中，其中design flow（设计流程）的value值只有edif一个选项（里面应该有XST VHDL等选项），不知道为什么呢？希望高手能给予帮助！！！

Design, Project, 安装, 对话框

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:18 , Processed in 0.103241 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表