在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: mekenny

请教Verilog A的收敛问题。

[复制链接]
发表于 2022-5-6 10:57:54 | 显示全部楼层


   
YaochangLi 发表于 2022-4-8 15:11
我写了一个adc 有同样的错误 但是我单独仿真adc
就没有问题,要是和其他模块一起仿真就会报错,就只是放在 ...


你好请问你有解决吗?我也是这样的情况,单独仿没问题,但是和别的模块放在一起就会报错说不收敛

发表于 2022-6-21 10:46:35 | 显示全部楼层


   
JonesWork 发表于 2022-5-6 10:57
你好请问你有解决吗?我也是这样的情况,单独仿没问题,但是和别的模块放在一起就会报错说不收敛

...


我换代码就可以了

发表于 2025-4-14 11:36:22 | 显示全部楼层


   
YaochangLi 发表于 2022-4-8 15:11
我写了一个adc 有同样的错误 但是我单独仿真adc
就没有问题,要是和其他模块一起仿真就会报错,就只是放在 ...


我也遇到这样的问题,请问怎么解决
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 20:27 , Processed in 0.121227 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表