设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 瑞士苏黎世大学VHDL课件PPT--是我见过的最好的VHDL课件 ...
1 ...5678910111213
返回列表 发新帖
楼主: 小哥1900

瑞士苏黎世大学VHDL课件PPT--是我见过的最好的VHDL课件！！

[复制链接]
zxyzliu
发表于 2012-9-10 05:10:55 | 显示全部楼层
顶上去！！让更多人分享好东西
回复 支持 反对

举报

xhy04540451
发表于 2012-9-10 12:18:30 | 显示全部楼层
多谢楼主分享
回复 支持 反对

举报

lizn
发表于 2012-9-10 13:47:33 | 显示全部楼层
谢谢楼主分享！
回复 支持 反对

举报

enchanter
发表于 2012-9-11 07:12:48 | 显示全部楼层
Anyone think VHDL is good for verification? It is so hard to use it to do verification.
回复 支持 反对

举报

etcjd
发表于 2012-10-19 04:31:29 | 显示全部楼层
xia lai kan kan
回复 支持 反对

举报

dante5323
发表于 2012-10-19 21:54:26 | 显示全部楼层
連瑞士的也有，這個實在是太棒了！
回复 支持 反对

举报

gammer
发表于 2012-10-20 06:05:32 | 显示全部楼层
谢谢楼主，支持一下
回复 支持 反对

举报

1 ...5678910111213
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 12:38 , Processed in 0.130649 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表