设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence IC设计实验 （中科大）
123456下一页
返回列表 发新帖
楼主: sitp

Cadence IC设计实验 （中科大）

[复制链接]
发表于 2010-4-16 12:41:23 | 显示全部楼层
NC-Verilog Simulator实验
回复 支持 反对

使用道具 举报

发表于 2010-4-16 12:44:09 | 显示全部楼层
好东西，顶起 ，特此感谢了。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lbgyzf
发表于 2011-5-25 16:51:36 | 显示全部楼层
赞一个 支持楼主！
回复 支持 反对

使用道具 举报

lbgyzf
发表于 2011-5-26 10:21:57 | 显示全部楼层
谢谢楼主 支持！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-3-22 19:42:09 | 显示全部楼层
haohaoahoahoahoaohaao
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-3-22 19:45:20 | 显示全部楼层
okokokookkkkk
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-3-22 19:52:08 | 显示全部楼层
kankankankanaknaknakna
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-3-23 23:27:28 | 显示全部楼层
很实用的课件
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-1-26 17:20:29 | 显示全部楼层
Thank you very much!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-7-26 20:06:16 | 显示全部楼层
好东西
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-16 15:39 , Processed in 0.071657 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表