设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog黄金指南(中文+英文)

1 2 3 4 56 / 6 页

返回列表发新帖

楼主: 07046036

Verilog黄金指南(中文+英文)

发表于 2010-7-7 22:42:33 | 显示全部楼层

thank有

回复支持反对

发表于 2010-7-8 00:49:59 | 显示全部楼层

好书谢谢诶

回复支持反对

发表于 2011-6-17 14:03:04 | 显示全部楼层

看一下

回复支持反对

发表于 2011-6-17 14:05:46 | 显示全部楼层

非常感谢

回复支持反对

发表于 2011-6-17 14:37:16 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-6-29 14:45:08 | 显示全部楼层

真的是黄金吗？
多谢

回复支持反对

发表于 2011-6-29 15:44:54 | 显示全部楼层

下来看看~~~~

回复支持反对

发表于 2011-6-30 21:13:04 | 显示全部楼层

好东西！！！

回复支持反对

发表于 2011-6-30 21:22:15 | 显示全部楼层

正好需要,感谢分享

回复支持反对

发表于 2011-6-30 23:30:03 | 显示全部楼层

good document

回复支持反对

1 2 3 4 56 / 6 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 13:41 , Processed in 0.147535 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表